Cảm ơn bạn đã ghé thăm Nature.com. Phiên bản trình duyệt bạn đang sử dụng có hỗ trợ CSS hạn chế. Để có trải nghiệm tốt nhất, chúng tôi khuyên bạn nên sử dụng trình duyệt được cập nhật (hoặc tắt Chế độ tương thích trong Internet Explorer). Trong thời gian chờ đợi, để đảm bảo hỗ trợ liên tục, chúng tôi sẽ hiển thị trang web mà không có kiểu dáng và JavaScript.
4H-SiC đã được thương mại hóa như một vật liệu cho các thiết bị bán dẫn công suất. Tuy nhiên, độ tin cậy lâu dài của các thiết bị 4H-SiC là một trở ngại cho việc ứng dụng rộng rãi của chúng, và vấn đề độ tin cậy quan trọng nhất của các thiết bị 4H-SiC là sự suy giảm lưỡng cực. Sự suy giảm này là do sự lan truyền lỗi xếp chồng Shockley đơn (1SSF) của các sai lệch mặt phẳng đáy trong tinh thể 4H-SiC. Ở đây, chúng tôi đề xuất một phương pháp để ngăn chặn sự mở rộng 1SSF bằng cách cấy proton vào các tấm wafer epitaxy 4H-SiC. Các điốt PiN được chế tạo trên các tấm wafer có cấy proton cho thấy đặc tính dòng điện-điện áp tương tự như các điốt không cấy proton. Ngược lại, sự mở rộng 1SSF được ngăn chặn hiệu quả trong điốt PiN được cấy proton. Do đó, việc cấy proton vào các tấm wafer epitaxy 4H-SiC là một phương pháp hiệu quả để ngăn chặn sự suy giảm lưỡng cực của các thiết bị bán dẫn công suất 4H-SiC trong khi vẫn duy trì hiệu suất của thiết bị. Kết quả này góp phần vào sự phát triển của các thiết bị 4H-SiC có độ tin cậy cao.
Silicon carbide (SiC) được công nhận rộng rãi là vật liệu bán dẫn dùng cho các thiết bị bán dẫn công suất cao, tần số cao có thể hoạt động trong môi trường khắc nghiệt1. Có nhiều dạng thù hình SiC, trong đó 4H-SiC có các đặc tính vật lý thiết bị bán dẫn tuyệt vời như độ linh động điện tử cao và điện trường đánh thủng mạnh2. Các tấm wafer 4H-SiC có đường kính 6 inch hiện đang được thương mại hóa và sử dụng để sản xuất hàng loạt các thiết bị bán dẫn công suất3. Hệ thống kéo cho xe điện và tàu hỏa được chế tạo bằng các thiết bị bán dẫn công suất 4H-SiC4,5. Tuy nhiên, các thiết bị 4H-SiC vẫn gặp phải các vấn đề về độ tin cậy lâu dài như đánh thủng điện môi hoặc độ tin cậy ngắn mạch6,7, trong đó một trong những vấn đề quan trọng nhất là sự suy giảm lưỡng cực2,8,9,10,11. Sự suy giảm lưỡng cực này đã được phát hiện hơn 20 năm trước và từ lâu đã là một vấn đề trong chế tạo thiết bị SiC.
Hiện tượng suy giảm lưỡng cực là do một khuyết tật xếp chồng Shockley đơn lẻ (1SSF) trong tinh thể 4H-SiC với các sai lệch mặt phẳng đáy (BPD) lan truyền bằng cách trượt sai lệch tăng cường tái kết hợp (REDG)12,13,14,15,16,17,18,19. Do đó, nếu sự mở rộng của BPD được ngăn chặn thành 1SSF, các thiết bị điện 4H-SiC có thể được chế tạo mà không bị suy giảm lưỡng cực. Một số phương pháp đã được báo cáo để ngăn chặn sự lan truyền của BPD, chẳng hạn như chuyển đổi BPD thành Sai lệch cạnh ren (TED) 20,21,22,23,24. Trong các tấm wafer SiC epitaxy mới nhất, BPD chủ yếu nằm trong chất nền chứ không phải trong lớp epitaxy do sự chuyển đổi BPD thành TED trong giai đoạn đầu của quá trình tăng trưởng epitaxy. Do đó, vấn đề còn lại của sự suy giảm lưỡng cực là sự phân bố của BPD trong chất nền 25,26,27. Việc chèn một “lớp gia cường composite” giữa lớp trôi và chất nền đã được đề xuất như một phương pháp hiệu quả để ngăn chặn sự mở rộng BPD trong chất nền28, 29, 30, 31. Lớp này làm tăng xác suất tái kết hợp cặp electron-lỗ trống trong lớp epitaxy và chất nền SiC. Việc giảm số lượng cặp electron-lỗ trống làm giảm lực đẩy của REDG đối với BPD trong chất nền, do đó lớp gia cường composite có thể ngăn chặn sự suy thoái lưỡng cực. Cần lưu ý rằng việc chèn một lớp này kéo theo chi phí bổ sung trong sản xuất tấm wafer, và nếu không chèn một lớp thì khó có thể giảm số lượng cặp electron-lỗ trống chỉ bằng cách kiểm soát thời gian sống của hạt tải điện. Do đó, vẫn cần thiết phải phát triển các phương pháp ngăn chặn khác để đạt được sự cân bằng tốt hơn giữa chi phí sản xuất thiết bị và năng suất.
Vì sự mở rộng của BPD đến 1SSF đòi hỏi sự di chuyển của các lệch mạng một phần (PD), nên việc ghim PD là một phương pháp đầy hứa hẹn để ức chế sự suy thoái lưỡng cực. Mặc dù việc ghim PD bằng tạp chất kim loại đã được báo cáo, nhưng các FPD trong chất nền 4H-SiC nằm ở khoảng cách hơn 5 μm so với bề mặt của lớp màng mỏng. Ngoài ra, vì hệ số khuếch tán của bất kỳ kim loại nào trong SiC đều rất nhỏ, nên các tạp chất kim loại khó có thể khuếch tán vào chất nền34. Do khối lượng nguyên tử tương đối lớn của kim loại, việc cấy ion kim loại cũng khó khăn. Ngược lại, trong trường hợp hydro, nguyên tố nhẹ nhất, các ion (proton) có thể được cấy vào 4H-SiC đến độ sâu hơn 10 µm bằng cách sử dụng máy gia tốc loại MeV. Do đó, nếu việc cấy proton ảnh hưởng đến việc ghim PD, thì nó có thể được sử dụng để ngăn chặn sự lan truyền BPD trong chất nền. Tuy nhiên, cấy proton có thể làm hỏng 4H-SiC và dẫn đến giảm hiệu suất thiết bị37,38,39,40.
Để khắc phục sự suy giảm hiệu suất thiết bị do cấy proton, phương pháp ủ nhiệt độ cao được sử dụng để sửa chữa hư hỏng, tương tự như phương pháp ủ thường được sử dụng sau khi cấy ion chấp nhận trong quá trình chế tạo thiết bị1, 40, 41, 42. Mặc dù phương pháp đo phổ khối ion thứ cấp (SIMS)43 đã báo cáo sự khuếch tán hydro do ủ nhiệt độ cao, nhưng có thể chỉ mật độ nguyên tử hydro gần FD là không đủ để phát hiện sự ghim của PR bằng SIMS. Do đó, trong nghiên cứu này, chúng tôi đã cấy proton vào các tấm wafer epitaxy 4H-SiC trước quá trình chế tạo thiết bị, bao gồm cả quá trình ủ nhiệt độ cao. Chúng tôi đã sử dụng điốt PiN làm cấu trúc thiết bị thử nghiệm và chế tạo chúng trên các tấm wafer epitaxy 4H-SiC đã được cấy proton. Sau đó, chúng tôi quan sát đặc tính điện áp-dòng điện để nghiên cứu sự suy giảm hiệu suất thiết bị do tiêm proton. Tiếp theo, chúng tôi quan sát sự mở rộng của 1SSF trong hình ảnh phát quang điện (EL) sau khi áp dụng điện áp vào điốt PiN. Cuối cùng, chúng tôi đã xác nhận tác dụng của việc tiêm proton đối với sự ức chế sự giãn nở 1SSF.
Hình 1 thể hiện đặc tuyến dòng điện-điện áp (CVC) của điốt PiN ở nhiệt độ phòng trong các vùng có và không có cấy proton trước khi dòng điện xung. Điốt PiN có cấy proton cho thấy đặc tính chỉnh lưu tương tự như điốt không cấy proton, mặc dù đặc tuyến IV giống nhau giữa các điốt. Để chỉ ra sự khác biệt giữa các điều kiện cấy, chúng tôi đã vẽ đồ thị tần số điện áp ở mật độ dòng điện thuận 2,5 A/cm2 (tương ứng với 100 mA) dưới dạng đồ thị thống kê như thể hiện trong Hình 2. Đường cong được xấp xỉ bằng phân bố chuẩn cũng được biểu diễn bằng đường chấm chấm. Như có thể thấy từ các đỉnh của đường cong, điện trở bật tăng nhẹ ở liều lượng proton 1014 và 1016 cm-2, trong khi điốt PiN với liều lượng proton 1012 cm-2 cho thấy các đặc tính gần như giống với điốt không cấy proton. Chúng tôi cũng đã thực hiện cấy proton sau khi chế tạo các điốt PiN không thể hiện sự phát quang điện đồng nhất do hư hỏng gây ra bởi quá trình cấy proton như thể hiện trong Hình S1 như đã mô tả trong các nghiên cứu trước đây37,38,39. Do đó, việc ủ ở 1600 °C sau khi cấy ion Al là một quá trình cần thiết để chế tạo các thiết bị nhằm kích hoạt chất nhận Al, có thể sửa chữa hư hỏng do cấy proton gây ra, giúp cho các đường cong CVC giống nhau giữa các điốt PiN được cấy proton và không được cấy proton. Tần số dòng điện ngược ở -5 V cũng được trình bày trong Hình S2, không có sự khác biệt đáng kể giữa các điốt có và không có tiêm proton.
Đặc tuyến vôn-ampe của điốt PiN có và không có proton được bơm vào ở nhiệt độ phòng. Chú thích cho biết liều lượng proton.
Tần số điện áp ở dòng điện một chiều 2,5 A/cm2 đối với điốt PiN có và không có proton được bơm vào. Đường chấm chấm tương ứng với phân bố chuẩn.
Hình 3 hiển thị ảnh EL của một điốt PiN với mật độ dòng điện 25 A/cm2 sau khi đặt điện áp. Trước khi đặt tải dòng điện xung, các vùng tối của điốt không được quan sát thấy, như thể hiện trong Hình 3. C2. Tuy nhiên, như thể hiện trong hình 3a, trong một điốt PiN không được cấy proton, một số vùng sọc tối có viền sáng đã được quan sát thấy sau khi đặt điện áp. Các vùng tối hình que như vậy được quan sát thấy trong ảnh EL đối với 1SSF kéo dài từ BPD trong chất nền28,29. Thay vào đó, một số lỗi xếp chồng mở rộng đã được quan sát thấy trong các điốt PiN có cấy proton, như thể hiện trong Hình 3b–d. Sử dụng phương pháp chụp ảnh X-quang, chúng tôi đã xác nhận sự hiện diện của các PR có thể di chuyển từ BPD đến chất nền ở vùng ngoại vi của các tiếp điểm trong điốt PiN mà không cần tiêm proton (Hình 4: hình ảnh này không tháo điện cực trên cùng (được chụp, PR bên dưới các điện cực không nhìn thấy được). Do đó, vùng tối trong ảnh EL tương ứng với một BPD 1SSF mở rộng trong chất nền. Ảnh EL của các điốt PiN đã được nạp khác được hiển thị trong Hình 1 và 2. Các video S3-S6 có và không có vùng tối mở rộng (ảnh EL thay đổi theo thời gian của điốt PiN không tiêm proton và được cấy ở 1014 cm-2) cũng được hiển thị trong Thông tin bổ sung.
Hình ảnh EL của điốt PiN ở 25 A/cm2 sau 2 giờ chịu ứng suất điện (a) không cấy proton và với liều lượng cấy (b) 1012 cm-2, (c) 1014 cm-2 và (d) 1016 cm-2 proton.
Chúng tôi đã tính toán mật độ của 1SSF mở rộng bằng cách tính toán các vùng tối có cạnh sáng trong ba điốt PiN cho mỗi điều kiện, như thể hiện trong Hình 5. Mật độ của 1SSF mở rộng giảm khi liều proton tăng, và ngay cả ở liều 1012 cm-2, mật độ của 1SSF mở rộng vẫn thấp hơn đáng kể so với điốt PiN không được cấy ghép.
Mật độ diode SF PiN tăng lên khi có và không có cấy proton sau khi nạp dòng điện xung (mỗi trạng thái bao gồm ba diode đã được nạp).
Việc rút ngắn thời gian sống của hạt tải điện cũng ảnh hưởng đến việc ngăn chặn sự giãn nở, và việc tiêm proton làm giảm thời gian sống của hạt tải điện32,36. Chúng tôi đã quan sát thấy thời gian sống của hạt tải điện trong một lớp màng mỏng dày 60 µm với proton được tiêm vào là 1014 cm-2. Từ thời gian sống ban đầu của hạt tải điện, mặc dù quá trình cấy ghép làm giảm giá trị xuống còn ~10%, nhưng quá trình ủ nhiệt tiếp theo đã khôi phục nó lên ~50%, như thể hiện trong Hình S7. Do đó, thời gian sống của hạt tải điện, bị giảm do cấy ghép proton, được khôi phục bằng cách ủ nhiệt độ cao. Mặc dù việc giảm 50% thời gian sống của hạt tải điện cũng ngăn chặn sự lan truyền của các lỗi xếp chồng, nhưng đặc tính I–V, thường phụ thuộc vào thời gian sống của hạt tải điện, chỉ cho thấy sự khác biệt nhỏ giữa các điốt được tiêm và không được cấy ghép. Do đó, chúng tôi tin rằng việc neo PD đóng vai trò trong việc ức chế sự giãn nở 1SSF.
Mặc dù SIMS không phát hiện hydro sau khi ủ ở 1600°C, như đã được báo cáo trong các nghiên cứu trước đây, chúng tôi đã quan sát thấy tác động của việc cấy proton lên sự ức chế sự giãn nở của 1SSF, như thể hiện trong Hình 1 và 4. 3, 4. Do đó, chúng tôi tin rằng PD được neo bởi các nguyên tử hydro với mật độ dưới giới hạn phát hiện của SIMS (2 × 1016 cm-3) hoặc các khuyết tật điểm do cấy ghép gây ra. Cần lưu ý rằng chúng tôi chưa xác nhận sự gia tăng điện trở trạng thái bật do sự kéo dài của 1SSF sau khi chịu tải dòng điện đột biến. Điều này có thể là do các tiếp xúc ohmic không hoàn hảo được tạo ra bằng quy trình của chúng tôi, điều này sẽ được khắc phục trong tương lai gần.
Tóm lại, chúng tôi đã phát triển một phương pháp làm nguội để mở rộng BPD đến 1SSF trong các điốt PiN 4H-SiC bằng cách cấy proton trước khi chế tạo thiết bị. Sự suy giảm đặc tính I–V trong quá trình cấy proton là không đáng kể, đặc biệt ở liều lượng proton là 1012 cm–2, nhưng hiệu quả ngăn chặn sự mở rộng 1SSF là đáng kể. Mặc dù trong nghiên cứu này chúng tôi đã chế tạo các điốt PiN dày 10 µm với độ sâu cấy proton là 10 µm, nhưng vẫn có thể tối ưu hóa hơn nữa các điều kiện cấy và áp dụng chúng để chế tạo các loại thiết bị 4H-SiC khác. Cần xem xét chi phí bổ sung cho việc chế tạo thiết bị trong quá trình cấy proton, nhưng chúng sẽ tương tự như chi phí cấy ion nhôm, vốn là quy trình chế tạo chính cho các thiết bị điện 4H-SiC. Do đó, cấy proton trước khi xử lý thiết bị là một phương pháp tiềm năng để chế tạo các thiết bị điện lưỡng cực 4H-SiC mà không bị suy giảm chất lượng.
Mẫu được sử dụng là một tấm wafer 4H-SiC loại n kích thước 4 inch với độ dày lớp epitaxy là 10 µm và nồng độ pha tạp chất cho là 1 × 10¹⁶ cm⁻³. Trước khi chế tạo thiết bị, các ion H⁺ được cấy vào tấm wafer với năng lượng gia tốc 0,95 MeV ở nhiệt độ phòng đến độ sâu khoảng 10 μm theo góc vuông góc với bề mặt tấm. Trong quá trình cấy proton, một mặt nạ được sử dụng trên tấm wafer, và tấm wafer có các phần không có và có liều lượng proton là 10¹², 10¹⁴ hoặc 10¹⁶ cm⁻². Sau đó, các ion Al với liều lượng proton là 10²⁰ và 10¹⁷ cm⁻³ được cấy trên toàn bộ tấm wafer đến độ sâu 0–0,2 µm và 0,2–0,5 µm tính từ bề mặt, tiếp theo là quá trình ủ ở 1600°C để tạo thành lớp carbon bao phủ, hình thành lớp ap. Tiếp theo, một lớp tiếp xúc Ni ở mặt sau được lắng đọng trên bề mặt đế, trong khi một lớp tiếp xúc Ti/Al hình lược kích thước 2,0 mm × 2,0 mm ở mặt trước được tạo ra bằng phương pháp quang khắc và bóc tách được lắng đọng trên bề mặt lớp màng mỏng. Cuối cùng, quá trình ủ tiếp xúc được thực hiện ở nhiệt độ 700 °C. Sau khi cắt tấm wafer thành các chip, chúng tôi tiến hành phân tích đặc tính ứng suất và ứng dụng.
Đặc tính I–V của các điốt PiN được chế tạo đã được quan sát bằng máy phân tích thông số bán dẫn HP4155B. Để tạo ứng suất điện, một dòng điện xung 10 mili giây với cường độ 212,5 A/cm2 được đưa vào trong 2 giờ với tần số 10 xung/giây. Khi chúng tôi chọn mật độ dòng điện hoặc tần số thấp hơn, chúng tôi không quan sát thấy sự giãn nở 1SSF ngay cả trong điốt PiN mà không cần tiêm proton. Trong quá trình đặt điện áp, nhiệt độ của điốt PiN ở mức khoảng 70°C mà không cần gia nhiệt chủ động, như thể hiện trong Hình S8. Hình ảnh phát quang điện được thu được trước và sau khi tạo ứng suất điện ở mật độ dòng điện 25 A/cm2. Hình ảnh chụp cắt lớp tia X phản xạ synchrotron góc tới nhỏ sử dụng chùm tia X đơn sắc (λ = 0,15 nm) tại Trung tâm bức xạ synchrotron Aichi, vectơ ag trong BL8S2 là -1-128 hoặc 11-28 (xem tài liệu tham khảo 44 để biết chi tiết).
Tần số điện áp ở mật độ dòng điện thuận 2,5 A/cm2 được trích xuất với khoảng cách 0,5 V trong hình 2 theo CVC của từng trạng thái của diode PiN. Từ giá trị trung bình của ứng suất Vave và độ lệch chuẩn σ của ứng suất, chúng ta vẽ một đường cong phân bố chuẩn dưới dạng đường chấm chấm trong Hình 2 bằng cách sử dụng phương trình sau:
Werner, MR & Fahrner, WR. Bài đánh giá về vật liệu, vi cảm biến, hệ thống và thiết bị cho các ứng dụng ở nhiệt độ cao và môi trường khắc nghiệt. Werner, MR & Fahrner, WR. Bài đánh giá về vật liệu, vi cảm biến, hệ thống và thiết bị cho các ứng dụng ở nhiệt độ cao và môi trường khắc nghiệt.Werner, MR và Farner, WR. Tổng quan về vật liệu, vi cảm biến, hệ thống và thiết bị ứng dụng trong môi trường nhiệt độ cao và khắc nghiệt. Werner, MR & Fahrner, WR Bạn có thể làm điều đó? Werner, MR & Fahrner, WR. Tổng quan về vật liệu, vi cảm biến, hệ thống và thiết bị cho các ứng dụng ở nhiệt độ cao và môi trường khắc nghiệt.Werner, MR và Farner, WR. Tổng quan về vật liệu, vi cảm biến, hệ thống và thiết bị ứng dụng trong điều kiện nhiệt độ cao và môi trường khắc nghiệt.IEEE Trans. Industrial electronics. 48, 249–257 (2001).
Kimoto, T. & Cooper, JA. Nguyên lý cơ bản của công nghệ cacbua silic: Sự phát triển, đặc tính, thiết bị và ứng dụng. Tập 1. Kimoto, T. & Cooper, JA. Nguyên lý cơ bản của công nghệ cacbua silic: Sự phát triển, đặc tính, thiết bị và ứng dụng. Tập 1.Kimoto, T. và Cooper, JA. Những kiến thức cơ bản về công nghệ cacbua silic: Sự phát triển, đặc tính, thiết bị và ứng dụng. Kimoto, T. & Cooper, JA Địa chỉ liên quan: 增长、表征、设备和应用卷。 Kimoto, T. & Cooper, JA. Cơ sở công nghệ carbon-silicon: sự phát triển, mô tả, thiết bị và quy mô ứng dụng.Kimoto, T. và Cooper, J. Những kiến thức cơ bản về công nghệ cacbua silic: Sự phát triển, đặc tính, thiết bị và ứng dụng.252 (Wiley Singapore Pte Ltd, 2014).
Veliadis, V. Thương mại hóa quy mô lớn SiC: Hiện trạng và những trở ngại cần vượt qua. alma mater. the science. Forum 1062, 125–130 (2022).
Broughton, J., Smet, V., Tummala, RR & Joshi, YK. Đánh giá các công nghệ đóng gói nhiệt cho thiết bị điện tử công suất ô tô phục vụ mục đích kéo. Broughton, J., Smet, V., Tummala, RR & Joshi, YK. Đánh giá các công nghệ đóng gói nhiệt cho thiết bị điện tử công suất ô tô phục vụ mục đích kéo.Broughton, J., Smet, V., Tummala, RR và Joshi, YK. Tổng quan về các công nghệ đóng gói nhiệt cho thiết bị điện tử công suất ô tô phục vụ mục đích kéo. Broughton, J., Smet, V., Tummala, RR & Joshi, YK Broughton, J., Smet, V., Tummala, RR & Joshi, YKBroughton, J., Smet, V., Tummala, RR và Joshi, YK. Tổng quan về công nghệ đóng gói nhiệt cho thiết bị điện tử công suất ô tô phục vụ mục đích kéo.J. Electron. Package. trance. ASME 140, 1-11 (2018).
Sato, K., Kato, H. & Fukushima, T. Phát triển hệ thống kéo ứng dụng SiC cho tàu cao tốc Shinkansen thế hệ tiếp theo. Sato, K., Kato, H. & Fukushima, T. Phát triển hệ thống kéo ứng dụng SiC cho tàu cao tốc Shinkansen thế hệ tiếp theo.Sato K., Kato H. và Fukushima T. Phát triển hệ thống kéo SiC ứng dụng cho các đoàn tàu cao tốc Shinkansen thế hệ tiếp theo.Sato K., Kato H. và Fukushima T. Phát triển hệ thống kéo cho các ứng dụng SiC cho tàu cao tốc Shinkansen thế hệ tiếp theo. Phụ lục IEEJ J. Ind. 9, 453–459 (2020).
Senzaki, J., Hayashi, S., Yonezawa, Y. & Okumura, H. Những thách thức trong việc hiện thực hóa các thiết bị điện SiC có độ tin cậy cao: Từ hiện trạng và các vấn đề của tấm wafer SiC. Senzaki, J., Hayashi, S., Yonezawa, Y. & Okumura, H. Những thách thức trong việc hiện thực hóa các thiết bị điện SiC có độ tin cậy cao: Từ hiện trạng và các vấn đề của tấm wafer SiC.Senzaki, J., Hayashi, S., Yonezawa, Y. và Okumura, H. Các vấn đề trong việc triển khai các thiết bị điện SiC có độ tin cậy cao: bắt đầu từ trạng thái hiện tại và vấn đề của tấm wafer SiC. Senzaki, J., Hayashi, S., Yonezawa, Y. & Okumura, H. 实现高可靠性SiC 功率器件的挑战:从SiC 晶圆的现状和问题来看。 Senzaki, J., Hayashi, S., Yonezawa, Y. & Okumura, H. Thử thách đạt được độ tin cậy cao trong các thiết bị nguồn SiC: từ SiC 晶圆的电视和问题设计。Senzaki J, Hayashi S, Yonezawa Y. và Okumura H. Những thách thức trong việc phát triển các thiết bị điện có độ tin cậy cao dựa trên silicon carbide: tổng quan về hiện trạng và các vấn đề liên quan đến tấm wafer silicon carbide.Tại Hội nghị chuyên đề quốc tế IEEE về Vật lý độ tin cậy (IRPS) năm 2018. (Senzaki, J. và cộng sự, biên tập) 3B.3-1-3B.3-6 (IEEE, 2018).
Kim, D. & Sung, W. Cải thiện khả năng chịu đựng ngắn mạch cho MOSFET 4H-SiC 1,2kV bằng cách sử dụng giếng P sâu được tạo ra bằng phương pháp cấy kênh. Kim, D. & Sung, W. Cải thiện khả năng chịu đựng ngắn mạch cho MOSFET 4H-SiC 1,2kV bằng cách sử dụng giếng P sâu được tạo ra bằng phương pháp cấy kênh.Kim, D. và Sung, V. Cải thiện khả năng chống ngắn mạch cho MOSFET 4H-SiC 1,2 kV bằng cách sử dụng giếng P sâu được tạo ra bằng phương pháp cấy kênh. Kim, D. & Sung, W. 使用通过沟道注入实现的深P 阱提高了1.2kV 4H-SiC MOSFET 的短路耐用性。 Kim, D. & Sung, W. P 阱提高了1.2kV 4H-SiC MOSFETKim, D. và Sung, V. Cải thiện khả năng chịu đựng ngắn mạch của MOSFET 4H-SiC 1,2 kV bằng cách sử dụng giếng P sâu thông qua cấy kênh.IEEE Electronic Devices Lett. 42, 1822–1825 (2021).
Skowronski M. et al. Chuyển động tăng cường do tái kết hợp của các khuyết tật trong điốt pn 4H-SiC phân cực thuận. Tạp chí Vật lý ứng dụng. 92, 4699–4704 (2002).
Ha, S., Mieszkowski, P., Skowronski, M. & Rowland, LB Sự chuyển đổi lệch mạng trong quá trình epitaxy silicon carbide 4H. Ha, S., Mieszkowski, P., Skowronski, M. & Rowland, LB Sự chuyển đổi lệch mạng trong quá trình epitaxy silicon carbide 4H.Ha S., Meszkowski P., Skowronski M. và Rowland LB Biến đổi lệch mạng trong quá trình epitaxy silicon carbide 4H. Ha, S., Mieszkowski, P., Skowronski, M. & Rowland, LB 4H 碳化硅外延中的位错转换。 Hà, S., Mieszkowski, P., Skowronski, M. & Rowland, LB 4H Hà, S., Meszkowski, P., Skowronski, M. & Rowland, LBSự chuyển tiếp lệch mạng 4H trong quá trình epitaxy silicon carbide.J. Crystal. Growth 244, 257–266 (2002).
Skowronski, M. & Ha, S. Sự suy giảm của các thiết bị lưỡng cực dựa trên silicon carbide hình lục giác. Skowronski, M. & Ha, S. Sự suy giảm của các thiết bị lưỡng cực dựa trên silicon carbide hình lục giác.Skowronski M. và Ha S. Sự suy giảm của các thiết bị lưỡng cực hình lục giác dựa trên silicon carbide. Skowronski, M. & Ha, S. 六方碳化硅基双极器件的降解。 Skowronski M. & Ha S.Skowronski M. và Ha S. Sự suy giảm của các thiết bị lưỡng cực hình lục giác dựa trên silicon carbide.J. Ứng dụng vật lý 99, 011101 (2006).
Agarwal, A., Fatima, H., Haney, S. & Ryu, S.-H. Agarwal, A., Fatima, H., Haney, S. & Ryu, S.-H.Agarwal A., Fatima H., Heini S. và Ryu S.-H. Agarwal, A., Fatima, H., Haney, S. & Ryu, S.-H. Agarwal, A., Fatima, H., Haney, S. & Ryu, S.-H.Agarwal A., Fatima H., Heini S. và Ryu S.-H.Một cơ chế suy giảm mới cho MOSFET công suất SiC điện áp cao. IEEE Electronic Devices Lett. 28, 587–589 (2007).
Caldwell, JD, Stahlbush, RE, Ancona, MG, Glembocki, OJ & Hobart, KD Về động lực thúc đẩy sự chuyển động lỗi xếp chồng do tái kết hợp trong 4H–SiC. Caldwell, JD, Stahlbush, RE, Ancona, MG, Glembocki, OJ & Hobart, KD Về động lực thúc đẩy sự chuyển động lỗi xếp chồng do tái kết hợp trong 4H-SiC.Caldwell, JD, Stalbush, RE, Ancona, MG, Glemboki, OJ, và Hobart, KD Về động lực thúc đẩy sự chuyển động lỗi xếp chồng do tái kết hợp trong 4H-SiC. Caldwell, JD, Stahlbush, RE, Ancona, MG, Glembocki, OJ & Hobart, KD 关于4H-SiC 中复合引起的层错运动的驱动力。 Caldwell, JD, Stahlbush, RE, Ancona, MG, Glembocki, OJ & Hobart, KDCaldwell, JD, Stalbush, RE, Ancona, MG, Glemboki, OJ, và Hobart, KD, Về động lực thúc đẩy chuyển động lỗi xếp chồng do tái kết hợp trong 4H-SiC.J. Ứng dụng vật lý. 108, 044503 (2010).
Iijima, A. & Kimoto, T. Mô hình năng lượng điện tử cho sự hình thành lỗi xếp chồng Shockley đơn lẻ trong tinh thể 4H-SiC. Iijima, A. & Kimoto, T. Mô hình năng lượng điện tử cho sự hình thành lỗi xếp chồng Shockley đơn lẻ trong tinh thể 4H-SiC.Iijima, A. và Kimoto, T. Mô hình năng lượng điện tử về sự hình thành các khuyết tật đơn lẻ của cấu trúc đóng gói Shockley trong tinh thể 4H-SiC. Iijima, A. & Kimoto, T. 4H-SiC 晶体中单Shockley 堆垛层错形成的电子能量模型。 Iijima, A. & Kimoto, T. Mô hình năng lượng điện tử của sự hình thành lỗi xếp chồng Shockley đơn lẻ trong tinh thể 4H-SiC.Iijima, A. và Kimoto, T. Mô hình năng lượng điện tử về sự hình thành cấu trúc đóng gói Shockley khuyết tật đơn lẻ trong tinh thể 4H-SiC.J. Ứng dụng vật lý 126, 105703 (2019).
Iijima, A. & Kimoto, T. Ước tính điều kiện tới hạn cho sự giãn nở/co lại của các lỗi xếp chồng Shockley đơn lẻ trong điốt PiN 4H-SiC. Iijima, A. & Kimoto, T. Ước tính điều kiện tới hạn cho sự giãn nở/co lại của các lỗi xếp chồng Shockley đơn lẻ trong điốt PiN 4H-SiC.Iijima, A. và Kimoto, T. Ước tính trạng thái tới hạn cho sự giãn nở/nén của các khuyết tật đóng gói Shockley đơn lẻ trong điốt PiN 4H-SiC. Iijima, A. & Kimoto, T. 估计4H-SiC PiN 二极管中单个Shockley 堆垛层错膨胀/收缩的临界条件。 Iijima, A. & Kimoto, T. Ước tính điều kiện giãn nở/co lại của lớp xếp chồng Shockley đơn trong điốt PiN 4H-SiC.Iijima, A. và Kimoto, T. Ước tính các điều kiện tới hạn cho sự giãn nở/nén của cấu trúc Shockley khuyết tật đơn lẻ trong điốt PiN 4H-SiC.Vật lý ứng dụng Wright. 116, 092105 (2020).
Mannen, Y., Shimada, K., Asada, K. & Ohtani, N. Mô hình hoạt động giếng lượng tử cho sự hình thành một lỗi xếp chồng Shockley đơn lẻ trong tinh thể 4H-SiC dưới điều kiện không cân bằng. Mannen, Y., Shimada, K., Asada, K. & Ohtani, N. Mô hình hoạt động giếng lượng tử cho sự hình thành một lỗi xếp chồng Shockley đơn lẻ trong tinh thể 4H-SiC dưới điều kiện không cân bằng.Mannen Y., Shimada K., Asada K., và Otani N. Mô hình giếng lượng tử cho sự hình thành một lỗi xếp chồng Shockley đơn lẻ trong tinh thể 4H-SiC dưới điều kiện không cân bằng.Mannen Y., Shimada K., Asada K. và Otani N. Mô hình tương tác giếng lượng tử cho sự hình thành các lỗi xếp chồng Shockley đơn lẻ trong tinh thể 4H-SiC dưới điều kiện không cân bằng. Tạp chí Vật lý ứng dụng. 125, 085705 (2019).
Galeckas, A., Linnros, J. & Pirouz, P. Các lỗi xếp chồng do tái kết hợp: Bằng chứng về một cơ chế chung trong SiC lục giác. Galeckas, A., Linnros, J. & Pirouz, P. Các lỗi xếp chồng do tái kết hợp: Bằng chứng về một cơ chế chung trong SiC lục giác.Galeckas, A., Linnros, J. và Pirouz, P. Các khuyết tật đóng gói do tái kết hợp: Bằng chứng về một cơ chế chung trong SiC lục giác. Galeckas, A., Linnros, J. & Pirouz, P. 复合诱导的堆垛层错:六方SiC 中一般机制的证据。 Galeckas, A., Linnros, J. & Pirouz, P. Bằng chứng về cơ chế chung của lớp xếp chồng cảm ứng composite: 六方SiC.Galeckas, A., Linnros, J. và Pirouz, P. Các khuyết tật đóng gói do tái kết hợp: Bằng chứng về một cơ chế chung trong SiC lục giác.Vật lý Mục sư Wright. 96, 025502 (2006).
Ishikawa, Y., Sudo, M., Yao, Y.-Z., Sugawara, Y. & Kato, M. Sự mở rộng của một lỗi xếp chồng Shockley đơn lẻ trong lớp màng mỏng 4H-SiC (11 2 ¯0) do chiếu xạ chùm electron gây ra.Ishikawa, Y., M. Sudo, Y.-Z chiếu xạ chùm tia.Ishikawa, Y., Sudo M., Y.-Z Tâm lý học.Hộp, Ю., М. Судо, Y.-Z Chem., J. Chem., 123, 225101 (2018).
Kato, M., Katahira, S., Ichikawa, Y., Harada, S. & Kimoto, T. Quan sát sự tái kết hợp hạt tải điện trong các lỗi xếp chồng Shockley đơn lẻ và tại các lệch vị trí một phần trong 4H-SiC. Kato, M., Katahira, S., Ichikawa, Y., Harada, S. & Kimoto, T. Quan sát sự tái kết hợp hạt tải điện trong các lỗi xếp chồng Shockley đơn lẻ và tại các lệch vị trí một phần trong 4H-SiC.Kato M., Katahira S., Itikawa Y., Harada S. và Kimoto T. Quan sát sự tái kết hợp hạt tải điện trong các khuyết tật đóng gói Shockley đơn lẻ và các lệch mạng một phần trong 4H-SiC. Kato, M., Katahira, S., Ichikawa, Y., Harada, S. & Kimoto, T. 单Shockley 堆垛层错和4H-SiC 部分位错中载流子复合的观察。 Kato, M., Katahira, S., Ichikawa, Y., Harada, S. & Kimoto, T. 单Shockley xếp chồng lên nhau和4H-SiC một phần 位错中载流子去生的可以。Kato M., Katahira S., Itikawa Y., Harada S. và Kimoto T. Quan sát sự tái kết hợp hạt tải điện trong các khuyết tật đóng gói Shockley đơn lẻ và các lệch mạng một phần trong 4H-SiC.J. Ứng dụng vật lý 124, 095702 (2018).
Kimoto, T. & Watanabe, H. Kỹ thuật khắc phục khuyết tật trong công nghệ SiC cho các thiết bị điện cao áp. Kimoto, T. & Watanabe, H. Kỹ thuật khắc phục khuyết tật trong công nghệ SiC cho các thiết bị điện cao áp.Kimoto, T. và Watanabe, H. Sự phát triển của các khuyết tật trong công nghệ SiC cho các thiết bị điện cao áp. Kimoto, T. & Watanabe, H. 用于高压功率器件的SiC 技术中的缺陷工程。 Kimoto, T. & Watanabe, H. Kỹ thuật khắc phục khuyết tật trong công nghệ SiC cho các thiết bị điện cao áp.Kimoto, T. và Watanabe, H. Sự phát triển của các khuyết tật trong công nghệ SiC cho các thiết bị điện cao áp.Ứng dụng vật lý Express 13, 120101 (2020).
Zhang, Z. & Sudarshan, TS. Phương pháp epitaxy không có sai lệch mặt phẳng đáy của cacbua silic. Zhang, Z. & Sudarshan, TS. Phương pháp epitaxy không có sai lệch mặt phẳng đáy của cacbua silic.Zhang Z. và Sudarshan TS. Sự phát triển màng mỏng không có sai lệch cấu trúc của cacbua silic trên mặt phẳng đáy. Zhang, Z. & Sudarshan, TS 碳化硅基面无位错外延。 Zhang, Z. & Sudarshan, TSZhang Z. và Sudarshan TS. Phương pháp epitaxy không sai lệch của các mặt phẳng đáy cacbua silic.tuyên bố. vật lý. Wright. 87, 151913 (2005).
Zhang, Z., Moulton, E. & Sudarshan, TS Cơ chế loại bỏ các sai lệch mặt phẳng đáy trong màng mỏng SiC bằng phương pháp epitaxy trên chất nền đã được khắc. Zhang, Z., Moulton, E. & Sudarshan, TS Cơ chế loại bỏ các sai lệch mặt phẳng đáy trong màng mỏng SiC bằng phương pháp epitaxy trên chất nền đã được khắc.Zhang Z., Moulton E. và Sudarshan TS. Cơ chế loại bỏ các sai lệch mặt phẳng cơ sở trong màng mỏng SiC bằng phương pháp epitaxy trên chất nền đã được khắc. Zhang, Z., Moulton, E. & Sudarshan, TS 通过在蚀刻衬底上外延消除SiC 薄膜中基面位错的机制。 Zhang, Z., Moulton, E. & Sudarshan, TS. Cơ chế loại bỏ màng mỏng SiC bằng cách khắc chất nền.Zhang Z., Moulton E. và Sudarshan TS. Cơ chế loại bỏ các sai lệch mặt phẳng cơ sở trong màng mỏng SiC bằng phương pháp epitaxy trên chất nền đã được khắc.Vật lý ứng dụng Wright. 89, 081910 (2006).
Shtalbush RE et al. Sự gián đoạn tăng trưởng dẫn đến giảm các sai lệch mặt phẳng đáy trong quá trình epitaxy 4H-SiC. tuyên bố. vật lý. Wright. 94, 041916 (2009).
Zhang, X. & Tsuchida, H. Sự chuyển đổi các lệch mạng mặt phẳng đáy thành các lệch mạng cạnh xuyên suốt trong các lớp màng mỏng 4H-SiC bằng phương pháp ủ nhiệt độ cao. Zhang, X. & Tsuchida, H. Sự chuyển đổi các lệch mạng mặt phẳng đáy thành các lệch mạng cạnh xuyên suốt trong các lớp màng mỏng 4H-SiC bằng phương pháp ủ nhiệt độ cao.Zhang, X. và Tsuchida, H. Sự chuyển đổi các lệch mạng mặt phẳng đáy thành các lệch mạng cạnh xuyên suốt trong các lớp màng mỏng 4H-SiC bằng phương pháp ủ nhiệt độ cao. Zhang, X. & Tsuchida, H. 通过高温退火将4H-SiC 外延层中的基面位错转化为螺纹刃位错。 Zhang, X. & Tsuchida, H. 通过高温退火将4H-SiCZhang, X. và Tsuchida, H. Sự chuyển đổi các lệch mạng mặt phẳng cơ sở thành các lệch mạng cạnh dạng sợi trong các lớp màng mỏng 4H-SiC bằng phương pháp ủ nhiệt độ cao.J. Ứng dụng vật lý. 111, 123512 (2012).
Song, H. & Sudarshan, TS Sự chuyển đổi lệch trục mặt phẳng đáy gần giao diện lớp màng/chất nền trong quá trình tăng trưởng màng mỏng 4H–SiC lệch trục 4°. Song, H. & Sudarshan, TS Sự chuyển đổi lệch trục mặt phẳng đáy gần giao diện lớp màng/chất nền trong quá trình tăng trưởng màng mỏng 4H–SiC lệch trục 4°.Song, H. và Sudarshan, TS Sự biến đổi của các lệch mạng mặt phẳng đáy gần giao diện lớp màng/chất nền trong quá trình tăng trưởng màng mỏng lệch trục của 4H–SiC. Song, H. & Sudarshan, TS 在4° 离轴4H-SiC 外延生长中外延层/衬底界面附近的基底平面位错转换。 Song, H. & Sudarshan, TS 在4° 离轴4H-SiC Song, H. & Sudarshan, TSSự chuyển tiếp lệch phẳng của chất nền gần ranh giới lớp màng/chất nền trong quá trình tăng trưởng màng mỏng 4H-SiC bên ngoài trục 4°.J. Crystal. Growth 371, 94–101 (2013).
Konishi, K. và cộng sự. Ở dòng điện cao, sự lan truyền của lỗi xếp chồng lệch mặt phẳng đáy trong các lớp màng mỏng 4H-SiC chuyển thành các lệch cạnh dạng sợi. Tạp chí Vật lý ứng dụng. 114, 014504 (2013).
Konishi, K. và cộng sự. Thiết kế các lớp màng mỏng cho MOSFET SiC lưỡng cực không bị phân hủy bằng cách phát hiện các vị trí hình thành lỗi xếp chồng mở rộng trong phân tích hình thái học tia X hoạt động. AIP Advanced 12, 035310 (2022).
Lin, S. và cộng sự. Ảnh hưởng của cấu trúc lệch mặt phẳng đáy lên sự lan truyền của lỗi xếp chồng kiểu Shockley đơn lẻ trong quá trình suy giảm dòng điện thuận của điốt pin 4H-SiC. Nhật Bản. Tạp chí Vật lý ứng dụng. 57, 04FR07 (2018).
Tahara, T., et al. Thời gian sống ngắn của hạt tải điện thiểu số trong các lớp màng mỏng 4H-SiC giàu nitơ được sử dụng để ngăn chặn các lỗi xếp chồng trong điốt PiN. J. Application. physics. 120, 115101 (2016).
Tahara, T. và cộng sự. Sự phụ thuộc của nồng độ hạt tải điện được tiêm vào sự lan truyền lỗi xếp chồng Shockley đơn lẻ trong điốt PiN 4H-SiC. Tạp chí Vật lý Ứng dụng 123, 025707 (2018).
Mae, S., Tawara, T., Tsuchida, H. & Kato, M. Hệ thống FCA vi mô để đo thời gian sống của hạt tải điện theo chiều sâu trong SiC. Mae, S., Tawara, T., Tsuchida, H. & Kato, M. Hệ thống FCA vi mô để đo thời gian sống của hạt tải điện theo chiều sâu trong SiC.Mei, S., Tawara, T., Tsuchida, H. và Kato, M. Hệ thống kính hiển vi FCA để đo thời gian sống của hạt tải điện theo chiều sâu trong cacbua silic. Mae, S.、Tawara, T.、Tsuchida, H. & Kato, M. 用于SiC 中深度分辨载流子寿命测量的显微FCA 系统。 Mae, S.、Tawara, T.、Tsuchida, H. & Kato, M. Dành cho hệ thống FCA độ sâu trung bình SiC 分辨载流子đo lường trọn đời的月微FCA。Mei S., Tawara T., Tsuchida H. và Kato M. Hệ thống Micro-FCA để đo thời gian sống của hạt tải điện theo chiều sâu trong cacbua silic.Diễn đàn khoa học Alma Mater 924, 269–272 (2018).
Hirayama, T. et al. Phân bố độ sâu của thời gian sống của hạt tải điện trong các lớp màng mỏng 4H-SiC dày được đo không phá hủy bằng cách sử dụng độ phân giải thời gian của sự hấp thụ hạt tải điện tự do và ánh sáng giao nhau. Chuyển sang khoa học. mét. 91, 123902 (2020).
Thời gian đăng bài: 06/11/2022
